imec 的研究人员推出了一种基于电荷耦合器件 (CCD) 技术的 NAND-DRAM 混合内存架构，这一开发旨在提高内存速度和成本效率。这种创新的 3D CCD 架构解决了人工智能计算中的“内存墙”瓶颈，即 GPU 等处理单元因内存带宽不足而在等待数据时出现延迟。
该设计将 DRAM 的速度和可重写性与 NAND 的密度相结合，通过垂直堆叠存储单元将其与传统的平面存储单元排列区分开来。这种方法模仿 3D NAND 架构，并提供潜在的好处，包括由于存储单元密度更高而减少泄漏和提高成本效率。
传统上用于数码相机的 CCD 技术已被用于增强存储系统。 imec 的原型采用氧化铟镓锌 (IGZO) 代替硅，具有更好的数据保留和更低的功耗等优势。尽管该原型目前采用的堆叠层数有限，但其电荷传输速度已超过 4MHz。
Imec 预计 3D CCD 架构的扩展能力与 NAND 类似，目前商用芯片的层数已超过 200 层。该架构专为块级数据访问而设计，与字节可寻址 DRAM 相比，优化了现代人工智能工作负载的性能。 “与字节可寻址 DRAM 不同，我们的 3D CCD 设备旨在提供块级数据访问，这更适合现代人工智能工作负载，”存储内存项目总监 Maarten Rosmeulen 说道。
未来计划将该架构定位为 CXL Type-3 设备，促进 GPU、CPU 和加速器之间的通信符合行业标准。有几个挑战需要解决，包括热管理、层可扩展性和原型的实际集成。然而，如果成功，这种内存架构可以显着降低人工智能基础设施中与 DRAM 相关的成本。
Imec 正在进行的研究可能会导致建立超越当前设计的新型内存架构，这表明内存技术进步的前景广阔。
<小时/>
